基于FPGA的SERIAL ATA1.0A设备IP CORE设计
本文首先对协议进行详细的分析；接着，又介绍实现该IPCORE所选择的开发工具、开发语言和所选用的芯片；在此基础上着重阐述协议的IPCORE设计，提出满足协议需求和适合FPGA设计的并行结构，并给出总体设计框图。然后，对各个部分的设计予以分别阐述，最终将设计编码实现。最后，给出整个设计的优化和测试结果。 高速设计中，使用了流水线方法进行并行设计，以提高速度，考虑到系统不同部分计算复杂度的不同设计采用了部分流水线结构；采用逻辑锁技术进行系统优化，将测试增加的模块集成到FPGA中，方便了测试。最终得到测试数据，数据表明设计完全满足协议的需求。
- 作者：
- 叶顶胜
- 学位授予单位：
- 西南石油大学
- 专业名称：
- 计算机应用
- 授予学位：
- 硕士
- 学位年度：
- 2006年
- 导师姓名：
- 陈利学
- 中图分类号：
- TP332；TN915.04
- 关键词：
- 通信协议；逻辑锁；并行结构；模块集成；可编程逻辑器件
- SATA；FPGA；IP CORE；Pipeline；LogicLock